Quanta Computer podría vender un servidor basado en procesadores Tilera de 800 núcleos a finales del 2011. Su tecnología de fabricación, a modo de malla, le permite desplegar cuantos núcleos desee sin que la velocidad del ancho de banda de interconexión se vea comprometido.
Un servidor con 800 núcleos podría hacer su aparición y ponerse a la venta el próximo año, basándose en la siguiente generación de la tecnología Tilera, la cual está formada por chips con 100 núcleos de procesador. El nuevo Tile-GX100 está desarrollado para entornos de 64 bits, de modo que cada “core” presenta una velocidad de hasta 1,5 GHz e incluye 32 MB de memoria cache agregada. El microprocesador está basado en la tecnología con arquitectura RISC (reduced instruction set computer).
El fabricante taiwanes Quanta Computer no duda en que es posible la integración de los procesadores en un servidor de 2U de altura, utilizando ocho procesadores Tile-GX100 de Tilera, con los que alcanzar tan elevada cantidad de núcleos. Así lo afirmó Bob Doud, director de estrategia de procesadores de Quanta, quien destaca además que “la disponibilidad de los 100 núcleos en el servidor están planificados para la segunda mitad del año próximo, con lo que podrían comercializarse servidores a finales del mismo”. Ya en PC World anunciamos el pasado año que la compañía Tilera Corporation trabajaba sobre los chips de 100 núcleos.
La nueva generación de Tilera ofrece mayor densidad de computación en un formato tremendamente compacto frente a sus competidores, posicionándose como el que ofrece mayores prestaciones por vatio en menos densidad de área. El chip está orientado para desplegarse en múltiples entornos, incluyendo “cloud computing”, vídeo broadcast y networking, entre otros.
Al hilo de la noticia, Tilera ha anunciado chips TileGX con 16, 32 y 64 núcleos. Estos chips saldrán a la venta a lo largo de este año, destacó Doud.
La compañía ha adoptado un enfoque diferente en el diseño de sus chips TileGX frente a sus competidores Intel y AMD. El chip está basado en un diseño de malla (iMesh) en la que los núcleos se sitúan en un cuadrado con múltiples puntos para enviarse y recibir datos. Cada núcleo dispone de su propio interruptor que permite acelerar la velocidad a la que se intercambia la información, solventando el problema de escalabilidad en configuraciones de múltiple procesador. En el caso de Intel o AMD, la arquitectura difiere de forma que el ancho de banda se ve comprometido a medida que el número de núcleos se aumenta.
No hay comentarios:
Publicar un comentario